PAT-NO:

JP401048124A

DOCUMENT-IDENTIFIER:

JP 01048124 A

TITLE:

DATA TRANSFER DEVICE

PUBN-DATE:

February 22, 1989

INVENTOR-INFORMATION:

NAME

MATSUSHIMA, HITOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO:

JP62205407

APPL-DATE: August 19, 1987

INT-CL (IPC): G06F005/06, H04L013/00

US-CL-CURRENT: 264/1.1

ABSTRACT:

PURPOSE: To efficiently transfer data between interfaces different in data transfer speed by providing a data storage buffer whose memory space is divided and is assigned to plural access ports.

CONSTITUTION: In case of data transfer from plural lowspeed interfaces

A∼ N to a high-speed interface, each low-speed adapter 2 accesses one assigned access port 12 of a data storage buffer 1 independently of the other low-speed adapters and writes data in one of memory spaces A∼ N which is assigned to this access port. A high-speed adapter 3 accesses plural access

ports 12 of the buffer 11 in a prescribed order and reads out data of memory

spaces A∼ N in order and transfers this data to the high-speed interface.

Data transfer from the high- speed interface to low-speed interfaces is

performed in accordance with reverse procedures. Thus, it is unnecessary that

plural low-speed interfaces are synchronized with one another, and data is

efficiently transferred between interfaces different in transfer speed.

COPYRIGHT: (C) 1989, JPO&Japio

⑩日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭64-48124

@Int Cl.4

識別記号

庁内整理番号

43公開 昭和64年(1989)2月22日

G 06 F 5/06 H 04 L 13/00

303

Z-7230-5B B-7240-5K

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

データ転送装置

②特 顧 昭62-205407

9出 願 昭62(1987)8月19日

⑫発 明 者 松 島

等 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

19代 理 人 并理士 井桁 貞一

明細 白杏

1 発明の名称

データ転送装置

2 特許請求の範囲

データ転送速度の異なるインタフェース間のデータ転送において、

複数のアクセス用ポート(12)を備えメモリ空間(11)を分割して該複数のアクセスポート(12)に割り当てたデータ格納用バッフア(1)と、

データ格納用バッファ(1) の一つのアクセスポート(12)にアクセスし低速インタフェースの一つとの間のデータ転送を制御する低速アダプタ(2|| 2||・・・・・2||) と、

データ格納用データバッフア(1) の複数のアクセスポート(12)に順番にアクセスし高速インタフェースとの間のデータ転送を制御する高速アダプタ(3) と、

データ格納用パッフア(1) の複数のアクセスポート(12)、低速アダプタ(2|| 2|| ····· 2||) および

高速アグプタ(3)を接続する共通バス(4)を備え、 複数の低速インタフェースからのデータをそれ ぞれ一つのアクセスポートを経由してそれぞれに 割り当てられたメモリ空間に書き込み、該複数の メモリ空間のデータを複数のアクセスポートから 順番に読み出し高速インタフェースに転送し、若 しくはその逆の転送を行うよう構成したことを特 後とするデータ転送装置。

3 発明の詳細な説明

(概 要)

データ処理装置におけるデータ転送装置に関し、 データ転送速度の異なるインタフェース間のデ ータの受け渡しの効率化を目的とし、

複数のアクセス用ポートを備えメモリ空間を分割して該複数のアクセスポートに割り当てたデータ格納用バッフアと、データ格納用バッフアの一つのアクセスポートにアクセスし低速インタフェースの一つとの間のデータ転送を制御する低速アダプタと、データ格納用データバッフアの複数の

アクセスポートに順番にアクセスし高速インタフェースとの間のデータ転送を制御する高速アダプタを備え、複数の低速インタフェースからのデータをそれぞれ一つのアクセスポートを経由してそれぞれに割り当てられたメモリ空間に書き込み、該複数のメモリ空間のデータを複数のアクセスポートから順番に読み出し高速インタフェースに転送し、若しくはその逆の転送を行うよう構成する。

(産業上の利用分野)

本発明はデータ処理装置におけるデータ転送装置に係わり、特にデータ転送速度の異なるインタフェース間のデータの受け渡しを行うデータ転送 装置に関する。

〔従来の技術〕

従来、低速のデータ転送速度を持つインタフェースと高速のデータ転送速度を持つインタフェース間でデータの受け渡しを行うデータ転送装置において、その転送速度差を吸収するためには、デ

という手法が考えられている。これによれば、チャネル側からは高速の1台のデバイスが実現したように見えることになる。

(発明が解決しようとする問題点)

上記の複数の低速インタフェースを組み合わせて同時にデータ転送してバッフアに格納する「平行転送」の手法では、格納バッフア内では複数の低速インタフェースからのデータは、1本の高速インタフェース上で連続転送するためには、順番に格納される必要があった。即ち、第5図に示すデータA1、A2、B1、B2、C1、C2は別々の低速インタフェースから送り込まれ、バッフア内でA1、B1、C1、A2、B2、C2 と並ばなければならない。

このため、複数の低速インタフェースでは、データ転送の同期をとるために特別な同期信号が必要となり、磁気ディスク装置では回転の同期が必要となってくる。また何れかの低速インタフェースで転送開始が遅れたときは、他の低速インタフェースが待ち状態となり、効率的にも問題となる

- ク転送装置内にバッフアメモリを用意していた。 この手法によると、低速のインタフェースからの データは一旦バッフア内に格納され一定のデータ が溜ったときに高速のインタフェースの転送を開 始することになる。

この問題を解決するため、第5図に示すように、 低速インタフェースを複数組み合わせて同時にデ ータ転送してパッフア内にデータを格納し、高速 インタフェースの転送速度に合わせる「平行転送」

ものであった。

本発明は、このような従来の問題点を解消した データ転送装置を提供しようとするものである。

(問題点を解決するための手段)

第1図は、本発明のデータ転送装置の原理プロック図を示す。

図において、1はデータ格納用バッフアであり、 複数のアクセス用ポート12を備えており、メモリ 11のメモリ空間を該複数のアクセスポート12に分 割して割り当てている。

2 || 2 || ····· は低速アダプタであり、データ格納 用バッフア 1 の一つのアクセスポートにアクセス し低速インタフェースの一つとの間のデータ転送 を制御する。

3 は高速アダプタであり、データ格納用データバッフア1の複数のアクセスポートに順番にアクセスし高速インタフェースとの間のデータ転送を 制御する。

4 は共通バスであり、データ格納用バッファ 1

の複数のアクセスポート、低速アダプタ 2 11 2 11 ·····2||および高速アダプタ3を接続する。

(作用)

複数の低速インタフェースからのデータを高速 ィンタフェースに転送するときは、次のように動 作する。

低速アグプタ 211 211 …… 211 は、それぞれ低速 インタフェースA, B,, Nに接続されている。 各低速アダプタ 2 || 2 || …… 2 || は、それぞれ独立 にデータ格納用バッフア1の割り当てられた一つ のアクセスポート12にアクセスし、それぞれに割 り当てられたメモリ空間に書き込む。即ち、低速 インタフェースAのデータはメモリ空間Aに、低 速インタフェースBのデータはメモリ空間Bに費 き込まれる。

低速アダプタ 2 || 2 || …… 2 || からアクセスポー ト12へのアクセスおよびデータの書込みは、共通 バス上にアクセスポート12のアドレスを指定して データを転送することにより行う。

バスのアクセスポートを共通バスで接続している ことにより、低速インタフェースの数等の変更に 柔軟に対応できるようになっている。

〔実施例〕

以下第2図~第4図に示す実施例により、本発 明をさらに具体的に説明する。

第2回は本発明の一実施例の構成を示すプロッ ク図である。本実施例は4つの低速インタフェー スと高速インタフェースの間のデータ転送を行う ものである。

図において、2|| (LA||), 2|| (LA||), 211 (LA||). 2|| (LA||) は低速アダプタ である.

3 (HA) は高速アダプタである。

12|| (P||), 12|| (P||), 12|| (P||), 12|| (P||), 12n (Pn), 12n+1(Pn+1), 12n+2(Pn+2), 12n+3(Pn+3)はデータ格納用バッフア 1のアクセスポートである。

データ格納用バッファ内のメモリ空間は、仮想

高速アダプタ3は、データ格納用パッフア1の 複数のアクセスポート12に所定の順番にアクセス し、メモリ空間A.B.…….Nのデータを順番に 読み出し、高速インタフェースへ転送する。

高速インタフェースからのデータを低速インタ フェースへ平行に転送する逆方向の転送の場合は、 上記とは逆の手順により行われる。

即ち、高速アグプタ3は、データ格納用バス1 の割り当てられたアクセスポート12に順番にアク セスし、高速インタフェースからのデータをメモ リ空間 A. B. ……, Nに書き込む。低速アダプタ 21| 21|, 21| は、各々独立に適時アクセスポ ート12にアクセスし、割り当てられたメモリ空間 にデータがあれば読み出し低速インタフェースに 転送する。

以上説明のように、複数の低速インタフェース で同期をとる必要がなく、転送速度の異なるイン タフェース間を効率的にデータ転送することがで きる.

低速アダプタ、高速アダプタ及びデータ格納用

空間A、B、C及びDに分割されている。

いま、低速アダプタLAII (2川)はポートP n (12n) を、低速アダプタしA|| (2||) はポー トPn+1 (12n+1) を、低速アダプタLA|| (2||) はポートPn+2(12n+2)を、低速アグプタレA川 (2||) はポートPn+3 (12n+3) を割り当てられ ているとする。また、高速アダプタHA3は、ポ の4つが同時に割り当てられている。

第3図は、本発明の一実施例におけるデータ格 納用パッフアのアクセスポートの構成を示す図で ある。

図において、121 はプロックアドレスレジスタ (BAR) であり、データ格納用バッフア上のそ れぞれの仮想空間の物理アドレスを指定する。本 実施例では、1ブロックは16Kバイトとなって おり、U、V、Wはブロックの先頭アドレスを記 位する。プロックアドレスレジスタ (BAR) 12 1 に設定する物理アドレスU、V、Wは、図に示 すように、連続の必要はなく、メモリの物理空間・ の任意の一に指定できる。

122 は論理アドレスレジスタ (LAR) であり、下位ピットが16 K バイトのプロック内アドレス (OFFSET) となり、上位ピットがプロックアドレスポインタ (BARP) となる。

プロックアドレスレジスタ (BAR) 121 の内容は予め初期設定として記憶される。論理アドレスレジスタ (LAR) 122 は、アダプタからアクセスの際セットされる。

124 はアクセスアドレスレジスタ (AAR) であり、メモリロヘアクセスするアドレスがセットされる。

論理アドレスレジスタ(LAR)122 に論理アドレスがセットされると、その下位ピットOFFSET (プロック内アドレス) はそのままアクセスアドレスレジスタ(AAR)124 の下位にセットされ、上位ピットの BARP(プロックアドレスポインタ) はBAR ポインタレジスタ123 にセットされてBAR121 にアクセスし、ブロックアドレス (BLAD) を読み出し、アクセスアドレスレジスタ(AAR)

124 の上位にセットする。

125はデータバイトであり、メモリ11と共通バス 4の間で、普込みデータまたは銃出しデータをバ ッフア格納する。

各アグプタ 2 || 2 || ……は、論理アドレスレジスク (LAR) 122 に論理アドレスを書き込むことによりメモリ11にアクセスすることができる。これによって、各アグプタは物理空間の先頭を論理 0 弥地とし、複数の物理空間を論理連続空間としてアクセスすることができる。

第4図は、本実施例における共通バス上の転送 フレームフォーマットを示す図である。

共通バス上のデータ転送は、図に示すような、コントロール部とデータ部により構成される。

コントロール部では、ソースアドレスS、データクイプT、ディスチネーションアドレスD1.D2 (通常はD1 のみでよい)を指定する。アグプタは、コントロール部にソースアドレスSとして割り当てられたポートを指定し、ディスチネーションアドレスD1 として自アダプタを指定して、転

送を要求できる.

アグプタがコントロール部に指定したポートは、 バッフア内に要求されたデータがないときは、ビ ジィ信号を上げることによって、アグプタに再要 求を依頼できる。

データ部は、図に示すように、 4 バイトのデー タからなる。

コントロール部とデータ部は、共通バス上で異なる線で転送され、従って共通バス上では4バイト単位でパイプライン的に転送が行われる(毎サイクル転送要求が出され、毎サイクル4バイトのデータ転送が行われる)。

以下、第2図を参照して本実施例の動作を説明 する。

(1) 低速アグプタ (LAII ~ LAII) 2 || ~ 2 || は、 それぞれ独立に、共通バス 4 上にアドレス設定 要求を出す。アドレス設定要求はコントロール 部のソースアドレス S を自アグプタとし、デー タタイプTをアドレスセットとし、ディスチネ ーションアドレス D1 を初り当てられたポート (Pn ~ Pn+3) 12n~12n+3 とし、データ部に 論理アドレスをセットして転送する。指定され たポートではこれを受け、LARに論理アドレ スをセットする。

- (2) 低速アダプタ(LA目〜LA目) 2 目〜 2 目は、次いでそのポートに転送要求を出す。転送要求はコントロール部のSを自アダプタとし、Tを転送データとし、D1 をそのポートとして出し、データ部に4パイトのデータを入れて転送する。指定されたポートは、LARにセットされた論理アドレスから物理アドレスを生成してバッファメモリに4パイトのデータを書き込む。
- (3) このようにして、 L A || (2 ||)はデータ A || ~ A || を、 L A || (2 ||)はデータ B || ~ B || 、 L A || (2 ||)はデータ C || ~ C || 、 L A || (2 ||)はデータ D || ~ D || をそれぞれ独立に、割り当てられたポートを通じて割り当てられたメモリ空間に書き込む。
- (4) 高速アグプタHA (3) は、まず割り当てられたポートP|| (12||) にアドレスを設定し、転

送要求を出して、デークを受け取る。引き続いて P | | P | | (12 | | 12 | | 12 | |) へと 要求を繰り返す。このようにして、 最低限 4 パイトが全ての空間に入ったときに高速インタフェースへの転送を開始する。ポート P | | (12 | |) のあとは当然 P | | (12 | |) に戻る。これによって、高速アグプタ H A (3) は、データ A | | B | | C | | D | | A | | ・・とデータ転送を行うことができる。

(5) もし、何れかのポートが、データがないために ビジィ信号を応答したならば、そのポートに対 して再要求を行う。

このようにして、高速アグプタHA(3)は、本来要求される転送速度を保持したまま転送を継続することが可能となり、低速インタフェースでNの転送速度で書込みを行っても、高速インタフェース側ではN×4の転送速度を待ち時間なして実現できることとなる。

また、高速インタフェースからデータを取り込み、データ格納用バッフア経由で4つの低速イン タフェースに送り出す場合も、同様な手法で制御 することができる。

(発明の効果)

以上説明のように本発明によれば、複数の低速インクフェースと高速インタフェースとの間のデーク転送を、複数の低速インタフェース間の同期を必要とせず、待ち時間なして実現可能となり、データ処理能力の向上に及ぼす効果は大である。

4 図面の簡単な説明

第1図は本発明の原理プロック図、

第2図は本発明の一実施例の構成を示すブロック図、

第3図は本発明の一実施例におけるデータ格納 用バッフアのアクセスポートの構成を示 す図、

第4図は本発明の一実施例における共通バス上 転送フレームフォーマットを示す図、

第5図は従来の平行転送を示す図である。 図面において、

1はデータ格納用バッファ、

2 || 2 || ······ 2 || は低速アダプタ (LA|| LA|| LA|| LA||) 、


3 は高速アダプタ (HA)、 4 は共通バス、 11はメモリ、

- 12, 12||·····はアクセスボート (P|| P|| ····) 、
- 121 はプロックアクセスレジスタ (BAR) 、
- 122 は論理アドレスレジスタ(LAR)、
- 123 はBAR ボインタレジスタ、
- 124 はアクセスアドレスレジスタ (AAR)、
- 125 はデータバッファ、

をそれぞれ示す。

代理人 弁理士 井桁 貞一







本発明の原理プロック図

38 I 🖾

特開昭64-48124 (6)



平発明の一実施例の構成を示すプロッフ図 事 2 図



コントロール部 S T D1 D2


S: ソースアドレス

T: データタイプ

D1, D2:ディスチネーションアドレス

データ部 パイト0 パイト1 パイト2 パイト3

本発明の一実施例における共通バス上転送フレームフォーマットを示す図 第 4 図



従来の平行転送を示す図

第 5 図

代理人 弁理士 井折 貞一

